Applications of Delay Locked Loop in frequency synthesizers in analogue circuit. - Archive ouverte HAL Access content directly
Theses Year : 2003

Applications of Delay Locked Loop in frequency synthesizers in analogue circuit.

Applications des boucles à verrouillage de délais à la synthèse de fréquences dans les circuits pour communications mobiles.

(1)
1

Abstract

Semiconductors firms aim to simplify design, production processes which are nowadays still costly because of complexity reason. The goal of this thesis work is to study the opportunity of designing frequency synthesisers with MOS transistors, for analogue application (Local oscillator, clock for analogue to digital or digital to analogue converters). We propose the study of two frequencies synthesisers based on Delay-Locked-Loop. Those have the advantage of having an integrated loop filter. One multiplies the frequency of a reference signal by an integer. Although general principles have already been done, we propose a better understanding about phase noise of the generated signal and we derive a more accurate expression of its spectra formula. We demonstrate the opportunity of using such a synthesiser as an intermediate frequency local oscillator in a heterodyne architecture for a GSM application. The architecture of the other synthesiser is original. We get programmable frequencies synthesisers. The output frequency is due to the multiplication of the reference frequency and a rational number. The results fit well with the depicted theory. Its features allow applications as clock in mobile communication systems.
Les industriels des semi-conducteurs cherchent à simplifier les processus de conception, de production, qui aujourd'hui, pour des raisons de complexité, sont relativement onéreux. L'objectif de cette thèse est d'étudier l'opportunité de concevoir des synthétiseurs de fréquences basés sur les boucles à verrouillage de délais pour des applications analogiques (oscillateur local, horloge pour convertisseurs analogique-numérique et numérique-analogique). Ceux-ci ont l'avantage entre autres, d'être complètement intégrables dans un procédé MOS. Ce travail propose l'étude théorique et le compte rendu de l'expérimentation de deux types de synthétiseurs de fréquences différents. Le premier des synthétiseurs multiplie la fréquence d'un signal de référence par un nombre entier. Si le principe utilisé est déjà étudié depuis quelques années, nous proposons une formulation plus fine de ses performances en bruit et en particulier, nous précisons le spectre de bruit de phase du signal de sortie attendu. Et, nous proposons son application comme oscillateur local de fréquence intermédiaire fixe dans une structure hétérodyne pour GSM. Le second synthétiseur de fréquences est d'une architecture originale. Il permet d'obtenir une horloge dont la fréquence est programmable et équivaut à la fréquence du signal de référence multipliée par un nombre rationnel. La formulation de la théorie de cette nouvelle fonction est établie, et les résultats des tests d'un circuit prototype, commentés. Ses performances lui permettent d'être utilisé comme horloge dans des systèmes de communications mobiles comme cela a pu être démontrer pour une application Bluetooth.
Fichier principal
Vignette du fichier
Manuscript.pdf (2.02 Mo) Télécharger le fichier

Dates and versions

pastel-00000619 , version 1 (15-02-2005)

Identifiers

  • HAL Id : pastel-00000619 , version 1

Cite

Olivier Susplugas. Applications of Delay Locked Loop in frequency synthesizers in analogue circuit.. domain_other. Télécom ParisTech, 2003. English. ⟨NNT : ⟩. ⟨pastel-00000619⟩
181 View
261 Download

Share

Gmail Facebook Twitter LinkedIn More