Architecture and design of a reconfigurable RF sampling receiver for multistandard applications
Architecture et conception d'un récepteur reconfigurable à échantillonnage RF pour applications multi-standards
Résumé
The fast development of wireless communication systems requires more flexible and cost effective radio architectures. The concept of "Software Defined Radio" where communication standards are chosen by reconfiguration of hardware is attractive but still unrealistic at present time, due to the high requirements imposed on the analog to digital converter. Different techniques for shifting the RF and analog circuit design complexity to digitally intensive domain were developed recently. These techniques are based on direct RF sampling and discrete-time analog signal processing and allow for a great flexibility and ease of reconfigurability, as well as a high level of hardware integration and a reduction of cost and power consumption. These concepts have been used in this thesis to develop a reconfigurable discrete-time radio receiver front-end. The circuit, mainly structured around two discrete-time analog signal processing stages, performs RF sampling, anti-alias filtering, frequency downconversion, decimation and lowpass filtering. The GSM900 and 802.11g communication standards have been targeted in order to validate the flexibility and reconfigurability of the receiver. The circuit has been designed in 90nm CMOS technology and first measurement results demonstrated the functionality of the receiver. In addition, a fully passive second order discrete-time anti-alias filter has been described and included in the proposed receiver. This filter is intended to considerably improve the alias filter rejection and can be tuned to different RF frequency bands thanks to its reconfigurable structure and is hence suitable for true multi-standard operations.
Le développement rapide des systèmes de communication sans fil exige des architectures radio de plus en plus flexibles et reconfigurables. Le concept de "Software Defined Radio" qui décrit une chaîne de transmission totalement reconfigurable par logiciel répond à cette demande mais reste irréalisable aujourd'hui, en raison des fortes contraintes imposées sur le convertisseur analogique numérique. Plusieurs techniques ayant pour but de déplacer le traitement complexe des blocs RF et analogiques vers le domaine numérique ont été développées récemment. Basées sur l'échantillonnage direct RF et sur le traitement du signal analogique à temps discret, ces techniques permettent d'obtenir une grande flexibilité, un haut niveau d'intégration et une faible consommation électrique. Ces concepts ont été utilisés dans cette thèse pour développer le front-end RF d'un récepteur radio reconfigurable pour applications multi-standards. Composé principalement de deux étages de traitement analogique à temps discret, le circuit réalise les opérations d'échantillonnage RF, filtrage anti-repliement, translation en fréquences, décimation et filtrage passe-bas. Les standards de communication GSM900 et 802.11g ont été choisis pour valider la flexibilité et la reconfigurabilité de l'architecture. Le circuit a été conçu en technologie CMOS 90nm et des premiers résultats de mesures ont démontré la fonctionnalité du récepteur. Un filtre anti-repliement de second ordre totalement passif a été également étudié et implémenté dans le récepteur proposé. Ce filtre permet d'améliorer considérablement la réjection d'alias et d'adresser plusieurs bandes de fréquences RF grâce à sa structure reconfigurable.
Domaines
Loading...