High-Level soc modeling and performance estimation applied to a multi-core implementation of LTE enodeb physical layer - Archive ouverte HAL Access content directly
Theses Year : 2011

High-Level soc modeling and performance estimation applied to a multi-core implementation of LTE enodeb physical layer

Modélisation de haut niveau d'abstraction de systèmes intégrés et estimation de performances. Application à une implémentation multi-processeurs de la couche physique d'une station de base LTE

(1, 2)
1
2

Abstract

The impressive technical and technological advances in both fields of semi-conductors and software engineering enabled modern System-on-Chip "SoC" to host complex and interdependent applications. These advances are coupled with higher systems complexity and heterogeneity. Thus, forcing designers to re-evaluate their design methodologies and to raise the level of abstraction to the system level targeting the co-design of the entire SoC rather than just individual components. The objective of this Thesis work is to provide the system designer with means (on the methodology and tools levels) to estimate system's performances and evaluate rapidly and very early the design decisions in the SoC design flow. Our work provides contributions in two main aspects: (1) On the conceptual Level, we defined (using the UML meta-modeling concepts) modeling concepts to estimate shared resources impact on system's overall performances, by introducing the "virtual node" concept for scheduling and shared resources access control. Furthermore, we introduced the "Communication Pattern" concept for modeling the interaction between architecture elements to ensure the orthogonalization of computation and communication concerns. (2) On the Simulation Level: A SystemC simulator was written to simulate the UML models. Simulation is done at a high level of abstraction and runs faster than real time execution. The usability and capabilities of our approach are shown with an industrial use case. We modeled a Freescale multi-core DSP platform for LTE base stations (LTE stands for Long Term evolution is the 4G standard for cellular networks). The comparison of modeling results with the real implementation proved the accuracy of our approach. Key themes: System level design and modeling, UML for embedded systems, Resources management and sharing, Communication modeling, Performance estimation, Telecommunication systems
Les impressionnantes avancées techniques et technologiques dans les deux domaines des semiconducteurs et de l'ingénieurie logicielle ont permis aux Système sur puces (System-on-Chip "SoC") d'intégrer des applications complexes et interdépendantes. Ces progrès vont de pair avec la complexité accrue des systèmes et de leur hétérogénéité. Ainsi, les concepteurs ont été forcé à réévaluer leurs méthodes de conception et d'élever le niveau d'abstraction au niveau système en ciblant la conception de l'ensemble du SoC plutôt que des composants individuels. L'objectif de ce travail de thèse est de fournir aux concepteurs systèmes les moyens nécessaires (au niveau méthodologique et au niveau outils) pour estimer les performances du système et évaluer rapidement les décisions de conception, idéalement trés tôt dans le flot de conception. Notre contribution portera sur deux aspects principaux: (1) L'aspect conceptuel: où nous avons défini (en utilisant les concepts de métamodélisation UML) des concepts de modélisation permettant d'étudier l'effet de la gestion et du partage des ressources sur les performances globales du système (les "noeuds virtuels") . En outre, nous avons introduit le concept de "Patron de communication" pour la modélisation de l'interaction entre les éléments d'architecture afin d'assurer l'orthogonalisation des concepts de l'exécution et de la communication. (2)L'aspect simulation: Un simulateur en SystemC a été développé pour simuler les modèles UML proposés. La simulation est faite à haut niveau d'abstraction et elle est plus rapide que l'exécution en temps réel. L'approche proposée a été appliquée pour la modélisation de la couche physique du protocole de télécommunications mobile de 4ème génération (LTE, Long Term Evolution) sur un DSP muli-core produit par Freescale. Les résultats ont été validés en les comparant avec l'implémentation réelle. Thèmes clés: Modélisation et conception au niveau système, UML pour les systèmes embarqués, la gestion et le partage des ressources, la modélisation de la communication, l'estimation des performances, les systèmes de télécommunication
Fichier principal
Vignette du fichier
ManuscritThese_ChaficJABER.pdf (3.8 Mo) Télécharger le fichier

Dates and versions

pastel-00673731 , version 1 (24-02-2012)

Identifiers

  • HAL Id : pastel-00673731 , version 1

Cite

Chafic Jaber. High-Level soc modeling and performance estimation applied to a multi-core implementation of LTE enodeb physical layer. Embedded Systems. Télécom ParisTech, 2011. English. ⟨NNT : ⟩. ⟨pastel-00673731⟩
403 View
1391 Download

Share

Gmail Facebook Twitter LinkedIn More